7以内3次方计算，就是连续多个乘法。按照这个思路，加设一个算法，选择性输出某一步的值，可以做成乘方计算器。
支持正负输入输出加法器又是优化(改了输入为一正一负时的运算思路
支持正负输入输出加法器优化了一下还是1表示正0表示负把同时输入负数的计算过程改了原:两数补码，相加，再补码新:直接相加
用补码进行运算的加减法器输入端两个只有一位的输入器分别控制两个数的正负，两个四位的输入器分别为两个数的绝对值。最终输出端同理。将输入转为补码→补码运算→结果转为源码输出（又掉头发了😱）
做了一个减法器，绿上大于绿下输出看蓝上，反之，不会弄正负只能这样做了，好难
一个半加器
仅用三个内置非门实现的异或门模块逻辑表达式:P = !(A | !(A | B)) | !(B | !(A | B) , 其中!(A | B)输出被复用;常用的异或门逻辑表达式对比如下:P = !(!A | B) | !(A | !B) , 含四个非门,但蕴含门的使用更为简洁优美.另外,这两种设计对时钟的利用效率相同.
第四章，很有意思，自己琢磨的，感觉是很常规的思路()还能不能优化呢？
与或非二位加法器，闲得蛋疼搞出来的，时间不多建议不要尝试🙃
全加器（可以改为与或非门，但是没有必要）
